eos失效分析是一門新興發(fā)展中的學(xué)科，近年開始從軍工到普通企業(yè)普及。在提高產(chǎn)品質(zhì)量，技術(shù)開發(fā)、改進(jìn)，產(chǎn)品修復(fù)及仲裁失效事故等方面具有很強(qiáng)的實際意義，是根據(jù)失效模式和現(xiàn)象，通過分析和驗證，模擬重現(xiàn)失效的現(xiàn)象，找出失效的原因，挖掘出失效的機(jī)理的活動。
為了研究電過應(yīng)力對功率MOSFET可靠性的影響，分別對含有焊料空洞、柵極開路和芯片裂紋缺陷的器件進(jìn)行失效分析與可靠性研究。利用有限元分析、電路模擬及可靠性加速實驗，確定了器件發(fā)生EOS失效的根本原因。并通過優(yōu)化芯片焊接溫度-時間曲線和利用開式感應(yīng)負(fù)載測試方法，比較了工藝優(yōu)化前、后器件抗EOS的能力，結(jié)果表明優(yōu)化后器件的焊料空洞含量顯著減少，抗EOS能力得到明顯提高。
eos失效分析機(jī)制是導(dǎo)致零件、元器件和材料失效的物理或化學(xué)過程。此過程的誘發(fā)因素有內(nèi)部的和外部的。在研究失效機(jī)制時，通常先從外部誘發(fā)因素和失效表現(xiàn)形式入手，進(jìn)而再研究較隱蔽的內(nèi)在因素。在研究批量性失效規(guī)律時，常用數(shù)理統(tǒng)計方法，構(gòu)成表示失效機(jī)制、失效方式或失效部位與失效頻度、失效百分比或失效經(jīng)濟(jì)損失之間關(guān)系的排列圖或帕雷托圖，以找出必須首先解決的主要失效機(jī)制、方位和部位。
eos失效分析的相關(guān)內(nèi)容擴(kuò)展：
1、引起EOS原因
電源AC/DC干擾，電源雜訊，過電壓測試程序切換（熱切換）導(dǎo)致瞬變電流/峰值/低頻干擾。其時間微秒級別或ns，與ESD損壞類似閃電雷擊，測試程序開關(guān)引起的瞬態(tài)脈沖毛刺等其他設(shè)備的脈沖干擾。
工作流程不合理
接地點反跳：接地點不夠?qū)е码娏骺焖俎D(zhuǎn)換引起高電壓。
2、失效描述
Ms擊穿失效，一般擊穿點位于芯片中間位置
Us擊穿失效，擊穿點隨機(jī)
雪崩擊穿
eos失效分析超過安全工作區(qū)域，開啟時柵壓不足，關(guān)斷時VDS較大
更新時間：2022-05-29 
瀏覽次數(shù)：762
掃一掃
您的位置：
在線咨詢
返回頂部